




# Travaux Pratiques

## Logique Combinatoire et Séquentielle

### TP N°1 *LES PORTES LOGIQUES DE BASE*

	Nom et prénom		Groupe
	01		
	02		
	03		

	Evaluation	Pts	Pourcentage de réalisation	Note	Signature de l'enseignant
	Partie théorique	5 pts	%	/5	
	Expérience 01	5 pts	%	/5	
	Expérience 02	5 pts	%	/5	
	Niveau de maîtrise	5 pts	%	/5	
<b>Note globale</b>					<b>/20</b>


	Nom et prénom	
	01	
	02	

**Fait le**      /      /2020

## But du TP & matériel



Le but de ce premier TP est de s'initier à l'électronique numérique par la connaissance des concepts fondamentaux relatifs aux différentes portes logiques (Logigramme, Tables de vérité, Circuits intégrés, Câblage). Ce qui permettra à l'étudiant de les utiliser facilement dans les TPs suivants.



Alimentation 5V, plaque d'essai, fils de connexion, LEDs, résistances et circuits intégrés (7400, 7402, 7404, 7408, 7432, 7486 et 74266).


## Ce que vous devrez savoir

- Éléments de base d'un système logique :** dans un système logique, le codage d'information utilise deux niveaux de tension, chaque niveau de tension est associé à un état logique :

- '0' logique correspond à une tension entre 0 et 0.8V
- '1' logique correspond à une tension entre 2.4 et 5V



Le '0' et '1' logique peuvent être représentés par ON et OFF d'un interrupteur.



De ce fait, la valeur 5 en binaire (101) peut être représentée sous l'un des deux formes suivantes :



## 2. Portes logiques et Algèbre de Boole :

En mathématique, on a les opérations arithmétiques (Addition, soustraction, division et multiplication (+, -, /, x)), et un deuxième type d'opérations qui s'applique seulement aux nombres logiques (0 et 1), elles s'appellent les opérations logiques et qui permettent de réaliser des fonctions logiques.













Ces opérations sont divisées en deux types :

- Opérations fondamentales : NON, ET, OU (En anglais : NOT, AND, OR)
- Opérations dérivées : NON-ET, NON-OU, OU-EXCL, NON-OU-EXCL (NAND, NOR, XOR, NXOR).

En électronique numérique, toutes ces opérations logiques sont effectuées par des portes logiques. Ces portes logiques sont des circuits intégrés fabriqués à base de transistors et qui reçoivent des signaux logiques à leurs entrées sous forme de tensions (5V et 0V) et fournissent

des signaux logiques à leurs sorties (également sous forme de tensions) selon l'opération logique du circuit.















### 2.1. Portes logiques de base :

Porte	NON (NOT)	ET (AND)	OU (OR)																																				
Equation	$S = \bar{A}$	$S = A.B$	$S = A+B$																																				
Symbole																																							
Table de vérité	<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>A</td><td>S</td></tr> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> </table>	A	S	0	1	1	0	<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>A</td><td>B</td><td>S</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table>	A	B	S	0	0	0	0	1	0	1	0	0	1	1	1	<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>A</td><td>B</td><td>S</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table>	A	B	S	0	0	0	0	1	1	1	0	1	1	1	1
A	S																																						
0	1																																						
1	0																																						
A	B	S																																					
0	0	0																																					
0	1	0																																					
1	0	0																																					
1	1	1																																					
A	B	S																																					
0	0	0																																					
0	1	1																																					
1	0	1																																					
1	1	1																																					
Porte logique à base de transistor																																							
Chronogramme																																							
Circuit intégré																																							

**2.2. Portes logiques dérivées :** Elles sont appelées dérivées, car elles sont simplement réalisables par les portes logiques de base. Elles sont à leur tour dérivées en deux types :

**2.2.1. Portes logiques universelles :** qui sont le NAND et le NOR. En utilisant ces deux portes, on peut implémenter toutes les autres portes.

**2.2.2. Portes logiques spéciales :** qui sont le XOR et le XNOR.

Porte	NAND	NOR	XOR	XNOR																																																												
Equation	$S = \overline{A \cdot B}$	$S = \overline{A + B}$	$S = A \oplus B$	$S = \overline{A \oplus B}$																																																												
Symbole																																																																
Table de vérité	<table border="1"> <thead> <tr><th>A</th><th>B</th><th>S</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	A	B	S	0	0	1	0	1	1	1	0	1	1	1	0	<table border="1"> <thead> <tr><th>A</th><th>B</th><th>S</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	A	B	S	0	0	1	0	1	0	1	0	0	1	1	0	<table border="1"> <thead> <tr><th>A</th><th>B</th><th>S</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	A	B	S	0	0	0	0	1	1	1	0	1	1	1	0	<table border="1"> <thead> <tr><th>A</th><th>B</th><th>S</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	A	B	S	0	0	1	0	1	0	1	0	0	1	1	1
A	B	S																																																														
0	0	1																																																														
0	1	1																																																														
1	0	1																																																														
1	1	0																																																														
A	B	S																																																														
0	0	1																																																														
0	1	0																																																														
1	0	0																																																														
1	1	0																																																														
A	B	S																																																														
0	0	0																																																														
0	1	1																																																														
1	0	1																																																														
1	1	0																																																														
A	B	S																																																														
0	0	1																																																														
0	1	0																																																														
1	0	0																																																														
1	1	1																																																														
Porte logique à base de transistor																																																																
Chronogramme																																																																
Circuit intégré																																																																



Complétez le tableau ci-dessus en traçant le schéma à base de transistor de deux portes logiques, NAND et NOR, et en complétant les chronogrammes des quatre portes (NAND, NOR, XOR et XNOR).

## Ce que vous devrez réaliser

### Partie A :


1. Montez les circuits 7400, 7408, 7432, 7400,7402 et 7486, un par un, sur la plaque d'essai et alimentez-les en reliant la broche 7 au 0V et la broche 14 au 5V.
2. Complétez la table de vérité des différentes portes logiques en appliquant les différentes combinaisons de A et B sur leurs entrées et en prenant les résultats des opérations logiques sur leurs sorties.

**Notez que : 5V représente un (1) logique » et « 0V représente (0) logique'**

A	B	$S1 = \bar{A}$	$S2 = A.B$	$S3 = \bar{A}.B$	$S4 = A + B$	$S5 = \overline{A + B}$	$S6 = A \oplus B$
0V	0V	5V	0V			0V	
0V	5V						
5V	0V						
5V	5V			5V			

### Partie B :

1. Ecrire les fonctions logiques F1 et F2.
2. Réalisez le logigramme ci-dessous puis complétez la table de vérité.
3. Déduire la relation entre les deux fonctions F1 et F2, qu'en concluez-vous



F1 = .....

F2 = .....

A	B	F1	F2
0V	0V		
0V	5V		
5V	0V		
5V	5V		

**Conclusion :** .....

## Niveau de maîtrise

Sur la base de ce que vous avez appris dans les parties précédentes dans ce TP :


1. **Complétez** la table de vérité de la porte NAND à 4 entrées.
2. **Ecrire** la formule booléenne de fonction logique F à partir de son logigramme, **complétez** sa table de vérité puis **déduire** sa nouvelle formule.

Porte logique NAND à 4 entrées	Logigramme d'une fonction																																																																																																									
<p><b>7420</b></p>	<p>A partir du logigramme: F = .....</p>																																																																																																									
<table style="display: inline-table; margin-right: 20px;"> <thead> <tr><th>A</th><th>B</th><th>C</th><th>D</th><th>Y</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td></tr> <tr><td>0</td><td>0</td><td>0</td><td>1</td><td></td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td><td></td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td><td></td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td></td></tr> <tr><td>0</td><td>1</td><td>0</td><td>1</td><td></td></tr> <tr><td>0</td><td>1</td><td>1</td><td>0</td><td></td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td></td></tr> </tbody> </table> <table style="display: inline-table;"> <thead> <tr><th>A</th><th>B</th><th>C</th><th>D</th><th>Y</th></tr> </thead> <tbody> <tr><td>1</td><td>0</td><td>0</td><td>0</td><td></td></tr> <tr><td>1</td><td>0</td><td>0</td><td>1</td><td></td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td><td></td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td></td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td><td></td></tr> <tr><td>1</td><td>1</td><td>0</td><td>1</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td></td></tr> </tbody> </table>	A	B	C	D	Y	0	0	0	0		0	0	0	1		0	0	1	0		0	0	1	1		0	1	0	0		0	1	0	1		0	1	1	0		0	1	1	1		A	B	C	D	Y	1	0	0	0		1	0	0	1		1	0	1	0		1	0	1	1		1	1	0	0		1	1	0	1		1	1	1	0		1	1	1	1		<table border="1" style="margin: auto;"> <thead> <tr><th>A</th><th>B</th><th>F</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td></td></tr> <tr><td>0</td><td>1</td><td></td></tr> <tr><td>1</td><td>0</td><td></td></tr> <tr><td>1</td><td>1</td><td></td></tr> </tbody> </table> <p>Déduire la nouvelle formule de F à partir de la table de vérité F = .....</p>	A	B	F	0	0		0	1		1	0		1	1	
A	B	C	D	Y																																																																																																						
0	0	0	0																																																																																																							
0	0	0	1																																																																																																							
0	0	1	0																																																																																																							
0	0	1	1																																																																																																							
0	1	0	0																																																																																																							
0	1	0	1																																																																																																							
0	1	1	0																																																																																																							
0	1	1	1																																																																																																							
A	B	C	D	Y																																																																																																						
1	0	0	0																																																																																																							
1	0	0	1																																																																																																							
1	0	1	0																																																																																																							
1	0	1	1																																																																																																							
1	1	0	0																																																																																																							
1	1	0	1																																																																																																							
1	1	1	0																																																																																																							
1	1	1	1																																																																																																							
A	B	F																																																																																																								
0	0																																																																																																									
0	1																																																																																																									
1	0																																																																																																									
1	1																																																																																																									


## Annexe

**Familles de circuits logiques :** Il existe plusieurs familles de circuits logiques (RTL, DCTL, IIL, DTL, HTL, TTL, Schottky TTL, ECL, PMOs, NMOS, CMOS), mais parmi elles, deux sont de grandes familles et elles dominent le marché des circuits logiques, qui sont :

- La technologie CMOS (Complementary Metal Oxide Semiconductor) dont la référence de ses circuits logiques est de la forme 4000
- La technologie TTL (Transistor-Transistor Logic) dont la référence de ses circuits logiques est de la forme 74 XXX



### Code de désignation :



### Critères de choix d'une famille :

Le choix dépend essentiellement de :

1. La tension d'alimentation
2. La tension de sorties
3. La rapidité de traitement
4. L'immunité au bruit électronique (Tensions parasites)
5. La sortante
6. Dissipation de puissance