



CIRCUIT LOGIQUE PROGRAMMABLE

Prof. Aissa Chouder

Objectifs du Module

- Donner quelques notions de base des circuits programmables tels les PAL (Programmable Array Logic) et les GAL (Generic Array Logic).
- Acquérir les notions de base indispensables pour effectuer la description des fonctions logiques simples ou complexes.
- Faire une étude du langage de description « VHDL » (VHSIC (Very High Speed Integrated Circuit) Hardware Description Language) qui permet la transformation automatique d'une description en schémas logiques conformes aux exigences des techniques synchrones.
- Introduire les principaux concepts de ce langage, à l'aide des exemples concrets.

Planning du cours

- **Chapitre 1** : Introduction aux circuits logiques programmables
- **Chapitre 2** : Technologie des circuits programmables PAL et GAL
- **Chapitre 3** : VHDL : Introduction et concept de la description matérielle
- **Chapitre 4** : VHDL : Instructions concurrentes & Logique combinatoire
- **Chapitre 5** : VHDL : Description procédurale
- **Chapitre 6** : VHDL : Description structurelle & Astuces
- **Chapitre 7** : VHDL : Modélisation de fonctions séquentielles

Sommaire

- I. Introduction aux systèmes embarqués
- II. Systèmes embarqués et les circuits logiques programmables
- III. Réseaux programmables
- IV. Classes d'éléments logiques programmables (PLD)




I. Introduction aux systèmes embarqués

- Les Systèmes Embarqués sont présents dans la très grande majorité des équipements, produits et réseaux actuels. On les retrouve dans :



I. Introduction aux systèmes embarqués

- Les Systèmes Embarqués sont présents dans la très grande majorité des équipements, produits et réseaux actuels. On les retrouve dans :




I. Introduction aux systèmes embarqués

- Les Systèmes Embarqués sont présents dans la très grande majorité des équipements, produits et réseaux actuels. On les retrouve dans :



L'imagerie par résonance magnétique (IRM)



I. Introduction aux systèmes embarqués

- Les Systèmes Embarqués sont présents dans la très grande majorité des équipements, produits et réseaux actuels. On les retrouve dans :



I. Introduction aux systèmes embarqués

- Qu'est-ce qu'un système embarqué ?
- De quoi se constitue un système embarqué ?
- Quel est le critère de choix d'un système embarqué ?
- Quelle est la différence entre les différentes technologies des systèmes embarqués ?



I. Introduction aux systèmes embarqués

- **Définition 1 :** Un système embarqué est un appareillage remplissant une mission spécifique en utilisant un ou plusieurs microprocesseurs (boîte noire).
- **Définition 2 :** Un système embarqué est un système complexe qui intègre du logiciel et du matériel conçus ensemble afin de fournir des fonctionnalités données. Il contient généralement un ou plusieurs microprocesseurs destinés à exécuter un ensemble de programmes définis lors de la conception et stockés dans des mémoires.
- **Définition 3 :** Un système électronique et informatique autonome dédié à une tâche précise, souvent en temps réel, possédant une taille limitée et ayant une consommation énergétique restreinte.



I. Introduction aux systèmes embarqués

Historique

- Les premiers systèmes embarqués sont apparus en 1971 avec l'apparition du Intel 4004.
- L'Intel 4004 développé en 1971, le premier microprocesseur, était le premier circuit intégré incorporant tous les éléments d'un ordinateur dans un seul boîtier: unité de calcul, mémoire, contrôle des entrées / sorties.




I. Introduction aux systèmes embarqués


Historique

- Cofondateur de la société Intel, Gordon Moore avait affirmé dès 1965 que le nombre de transistors par circuit de même taille allait doubler, à prix constants, tous les ans.
- Il rectifia par la suite en portant à dix-huit mois le rythme de doublement.
- Il en déduisit que la puissance des ordinateurs allait croître de manière exponentielle, et ce pour des années. Il avait raison.
- La loi de Moore, fondée sur un constat empirique, a été vérifiée après.

Moore's Law – The number of transistors on integrated circuit chips (1971-2016)



Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important as other aspects of technological progress – such as processing speed or the price of electronic products – are strongly linked to Moore's law.




Data source: Wikipedia (https://en.wikipedia.org/wiki/Transistor_count)
The data visualization is available at [OurWorldInData.org](https://www.ourworldindata.org). There you find more visualizations and research on this topic.

Licensed under CC-BY-SA by the author Max Roser.

I. Introduction aux systèmes embarqués

Système embarqué (SE) & PC



PC :

- ❖ Processeur standard
- ❖ Multiples unités fonctionnelles (flottant)
- ❖ Vitesse élevée
- ❖ Consommation électrique élevée
- ❖ Chaleur
- ❖ Taille
- ❖ Grand nombre de périphériques


SE :

- ❖ Processeur dédié
- ❖ Architecture adaptée
- ❖ Vitesse faible
- ❖ Mémoire limitée
- ❖ Consommation électrique faible
- ❖ Petite taille
- ❖ Coût optimisée
- ❖ Mémoire optimisée




I. Introduction aux systèmes embarqués

Système embarqué (SE) & PC




II. Systèmes embarqués et les circuits logiques programmables

Système embarqué typique



II. Systèmes embarqués et les circuits logiques programmables




III. Réseaux programmables

- On peut distinguer deux catégories des circuits intégrés en fonction de leurs architectures : les **circuits standards** et les **circuits spécifiques à une application** :
 - ❖ Les circuits standards (non modifiables) se justifient pour de grandes quantités de fabrications (**microprocesseurs, contrôleurs, mémoires, ASSP, ...**)
 - ❖ Les circuits spécifiques sont destinés à réaliser une fonction ou un ensemble de fonctions dans un domaine d'application particulier (**FPGA,...**)



III. Réseaux programmables



III. Réseaux programmables


Les circuits Full-Custom

- Les circuits intégrés appelés Full-Custom ont comme particularité de posséder une architecture dédiée à chaque application et sont donc complètement définis par les concepteurs.
- Ces circuits sont ainsi appropriés pour de grandes séries. L'avantage du circuit full-custom réside dans la possibilité d'avoir un circuit ayant les fonctionnalités strictement nécessaires à la réalisation des objectifs de l'application, et donc un nombre minimal de transistors (donc la surface de puce la plus petite et le coût le plus faible) .
- Parmi les circuits full-custom, on distingue:
 - ❖ les circuits à la demande.
 - ❖ les circuits à base de cellules.

III. Réseaux programmables

Les circuits prédifusés


- Dans la famille des circuits semi-custom, on distingue deux groupes :
 - ❖ Les circuits prédifusés,
 - ❖ Les circuits programmables.
- Parmi les circuits prédifusés, on distingue les prédifusés classiques (ou "gate-array"), les réseaux mer-de-portes (ou « sea of gates ») et les ASICs structurés.



III. Réseaux programmables

Les circuits prédifusés classiques


- Les circuits prédifusés classiques possèdent une architecture interne fixe qui consiste, dans la plupart des cas, en des rangées de portes séparées par des canaux d'interconnexion.
- L'implantation de l'application se fait en définissant les masques d'interconnexion pour la phase finale de fabrication. Ces masques d'interconnexion permettent d'établir des liaisons entre les portes et les plots d'entrées/sorties.



III. Réseaux programmables

Les circuits prédiffusés classiques

- Les circuits prédiffusés classiques intègrent de 50000 à 10000000 portes logiques et sont intéressants pour des grandes séries.
- Pour des prototypes ou de petites séries, ils sont abandonnés au profit des circuits programmables à haute densité d'intégration, comme les FPGA.




III. Réseaux programmables

Les circuits mer-de-portes

- Contrairement aux prédiffusés classiques, les circuits mer-de-portes ne possèdent pas de canaux d'interconnexion, ce qui permet d'intégrer plus d'éléments logiques pour une surface donnée. Les portes peuvent servir, soit comme cellules logiques, soit comme interconnexions.
- En fait, si ces circuits possèdent la structure logique équivalente à 250000 portes, pratiquement, le nombre moyen de portes utilisables est de l'ordre de 100000, ce qui donne un taux d'utilisation de 40% à 50%. En effet, si les canaux d'interconnexion ne sont pas imposés, ils sont néanmoins nécessaires. Le gain des structures mer-de-portes est réalisé parce que ces interconnexions ne sont pas imposées par l'architecture. En pratique, le taux d'utilisation dépasse rarement 75%


IV. Classes d'éléments logiques programmables



IV. Classes d'éléments logiques programmables

PROM


- la technique des PROM bipolaires est basée sur l'interconnexion directe par des fusibles (Programmable Read Only Memory).
- On insère, entre chaque intersection, une diode en série avec un fusible. Pour supprimer la connexion entre deux lignes, il suffit d'appliquer une tension élevée pour claquer le fusible.
- Le boîtier n'est donc programmable qu'une seule fois par l'utilisateur.



IV. Classes d'éléments logiques programmables

PROM


- Nous allons voir la PROM sous l'angle de la réalisation d'une fonction logique. Même si elle n'est plus utilisée pour cela aujourd'hui, elle est à la base de la famille de PLA, des PAL et des EPLD.
- Afin de présenter des schémas clairs et précis, il est utile d'adopter une convention de notation concernant les connexions à fusibles. Les deux figures suivantes représentent la fonction ET à 3 entrées. La figure b) n'est qu'une version simplifiée du schéma de la figure a).



IV. Classes d'éléments logiques programmables

PROM


- Un exemple de notation est donné sur cette figure:
- La fonction réalisée est $S = (a \cdot c) + (b \cdot d)$. Une croix, à une intersection, indique la présence d'une connexion à fusible non claqué. L'absence de croix signifie que le fusible est claqué. La liaison entre la ligne horizontale et verticale est rompue. La sortie S réalise une fonction OU des 2 termes produits (a.c) et (b.d).



IV. Classes d'éléments logiques programmables

PROM


- Les premiers circuits programmables apparus sur le marché sont les PROM bipolaires à fusibles. Cette mémoire est l'association d'un réseau de ET fixes, réalisant le décodage d'adresse, et d'un réseau de OU programmables, réalisant le plan mémoire proprement dit.
- On peut facilement comprendre que, outre le stockage de données qui est sa fonction première, cette mémoire puisse être utilisée en tant que circuit logique. Cette figure représente la structure logique d'une PROM bipolaire à fusibles.



IV. Classes d'éléments logiques programmables

PLA (Programmable Logic Array)


- Le concept du PLA reprend la technique des fusibles des PROM bipolaires. La programmation consiste à faire sauter les fusibles pour réaliser la fonction logique de son choix.
- La structure des PLA est une évolution des PROM bipolaires. Elle est constituée d'un réseau de ET programmables et d'un réseau de OU programmables. Sa structure logique est la suivante :




IV. Classes d'éléments logiques programmables

PLA (Programmable Logic Array)


- Avec cette structure, on peut implémenter n'importe quelle fonction logique combinatoire.
- Ces circuits sont évidemment très souples d'emploi, mais ils sont plus difficiles à utiliser que les PROM.
- Statistiquement, il s'avère inutile d'avoir autant de possibilité de programmation, d'autant que les fusibles prennent beaucoup de place sur le silicium.
- Ce type de circuit n'a pas réussi à pénétrer le marché des circuits programmables. La demande s'est plutôt orientée vers les circuits PAL.




IV. Classes d'éléments logiques programmables




Réseau **OU** non programmé



Réseau **OU** programmé



Réseau **ET** non programmé




Réseau **ET** programmé

IV. Classes d'éléments logiques programmables

. *Élément PAL* (*Programmable Array Logic*) :

→ Réseau de *ET* programmable connectée à un réseau *OU* fixe avec logique de sortie

→ Programmation unique



IV. Classes d'éléments logiques programmables

Élément **GAL** (*Generic Array Logic*) :

- Réseau de **ET** programmable connectées à un réseau **OU** fixe avec logique de sortie programmable.
- **GAL** : Re-programmable autant de fois que nécessaire.

